崗位職責(zé)：
1.負(fù)責(zé)數(shù)字集成電路的設(shè)計及其相關(guān)算法實(shí)現(xiàn)和驗(yàn)證；
2.負(fù)責(zé)進(jìn)行電路RTL代碼編寫、仿真驗(yàn)證、綜合、時序分析、可測性設(shè)計；
3.負(fù)責(zé)芯片設(shè)計項(xiàng)目中數(shù)字前端設(shè)計開發(fā)工作，包括RTL設(shè)計、RTL驗(yàn)證、形式驗(yàn)證、RTL綜合、時序驗(yàn)證、DFT/ATPG等工作，實(shí)現(xiàn)芯片功能、性能要求；
4.熟練使用數(shù)字IC設(shè)計的EDA工具，包括仿真、綜合、時序分析等；
5.指導(dǎo)版圖設(shè)計并進(jìn)行相關(guān)檢查和后仿真；
6.指導(dǎo)設(shè)計測試方案，并協(xié)助對芯片樣片進(jìn)行測試評估；
7.負(fù)責(zé)相關(guān)技術(shù)文檔編寫。
任職資格:
1.計算機(jī)、數(shù)學(xué)、物理、電子、通信、集成電路設(shè)計等相關(guān)專業(yè)本科及以上學(xué)歷。
2.熟悉數(shù)字IC設(shè)計流程；有3-5年的相關(guān)工作經(jīng)驗(yàn)；
3.精通Verilog設(shè)計語言，熟悉SOC/ASIC/FPGA研制流程，熟悉通用處理器、DSP架構(gòu)；熟悉AXI、AHB、PCIe、SRIO、萬兆/千兆以太網(wǎng)口等協(xié)議。
4.熟悉主流EDA工具，理解邏輯綜合、Floorplan、布局布線、時序分析、功耗分析等。
職位福利：五險一金、餐補(bǔ)、帶薪年假、定期體檢、工作居住證、年終獎、周末雙休
