工作職責:
1、基于verilog語言的數字設計，驗證，綜合，仿真以及靜態時序分析等；
2、串行接口電路設計，如I2C,?SPI等；
3、可測性設計，包括掃描鏈，測試模式生成等；
4、評估和鑒定IC‘s以及它們的演示板；
5、協助完成混合信號ASIC設計流程的各種工作，如設計、驗證、綜合、布局、布線、測試、LVS、DRC等；
6、協助對客戶應用的支持。
基本要求:
1、2+年數字IC設計經驗；
2、有團隊協作意識，善于溝通，工作踏實，責任心強；
3、電子工程/微電子/計算機本科學歷；
4、5%?出差時間。
有以下經驗者優先:
1、有串行接口設計經驗，如SPI,?SMBUS,?I2C?master/slave等；
2、有高速數字設計的相關經驗（Semi-flow:?customer?layout?+?ASIC?flow）；
3、具有扎實的數字電路模塊知識，尤其是高速異步電路設計；
4、擅長Verilog?RTL代碼、驗證和調試；
5、EDA工具的實踐經驗，如Cadence?NC-Sim,?Synopsys?DC,?PT等；
6、電子工程/微電子/計算機碩士及以上學歷。
薪酬福利：
1、行業內極具競爭力的薪資待遇；崗位晉升；
2、繳交五險一金；
3、帶薪年假、法定節假日正常休假；
4、住房補貼（外地員工）、高溫補貼、節日福利、年度體檢、為員工慶生、年度體檢；中秋博餅、年終尾牙等活動；
5、舒適的工作環境，每周水果供應，極具活力與激情的工作氛圍；
6、未來股權激勵。
